Method for improving overlay matching rate on photo process in a semiconductor device

반도체 소자 제조를 위한 포토공정시 오버레이 정렬도 향상 방법


A method for improving overlay alignment in a photolithography process for fabricating a semiconductor device is provided to greatly read all the overlay data of an upper layer as a present layer and two lower layers as previous layers through one measurement process by designing a new overlay mark in which the overlay mark of two lower layers appears. First and second overlay marks(301,302) for interlayer alignment of a semiconductor substrate are formed as a bar-type outer box pattern in a scribe region of two lower layers of a multilayered semiconductor substrate. A third overlay mark(303) of a bar-type inner box pattern is formed on the upper layer of the two lower layers to be included in the overlay mark of the box pattern. A distance between first, second and third overlay marks of the three layers is gauged to measure the overlay precision of a plurality of semiconductor substrate layers. The first and second overlay marks of the two lower layers can be made of mutually different bars constituting the outer box pattern.
본 발명은 반도체 소자 제조를 위한 포토공정 시 다층의 반도체 기판간 오버레이 정렬도 향상방법에 관한 것이다. 즉, 본 발명은 반도체 소자 제조를 위한 포토공정 시 오버레이 정렬도를 향상시키는 방법에 있어서, 하부 2개층의 오버레이 마크가 모두 나타나는 새로운 오버레이 마크를 디자인하여 적용함으로써, 한번의 계측으로 상부층인 현재 레이어와 하부 2개층인 이전 레이어1과 그 이전 레이어2 간의 오버레이 데이터를 모두 읽을 수 있어 오버레이 측정시간을 크게 단축시킬 수 있으며, 이전 2개의 레이어와 현재 레이어를 최적으로 오버레이 매칭(matching) 시킬 수 있어 칩의 신뢰성을 크게 향상시킬 수 있다.




Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)


Cited By (0)

    Publication numberPublication dateAssigneeTitle