반도체 소자의 트랜지스터 형성방법

Method for forming transistor of semiconductor device

Abstract

반도체 소자의 트랜지스터 형성방법은, 반도체 기판의 게이트 형성 영역을 식각하여 홈을 형성하는 단계; 상기 홈이 형성된 반도체 기판의 드레인 예정 영역을 리세스하는 단계; 상기 리세스된 기판 결과물에 대해 이온주입을 수행하여 드레인 영역을 형성하는 단계; 상기 리세스된 기판 부분이 상기 리세스되지 않은 나머지 기판 부분과 동일한 높이를 갖도록 상기 리세스된 기판 부분에서 실리콘 에피층을 성장시키는 단계; 상기 실리콘 에피층을 포함한 기판 전면 상에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상에 상기 홈을 매립하도록 게이트도전막과 하드마스크막을 차례로 형성하는 단계; 상기 하드마스크막과 게이트도전막 및 게이트절연막을 식각하여 상기 홈 상에 리세스 게이트를 형성하는 단계; 및 상기 리세스 게이트가 형성된 기판 결과물에 대해 이온주입을 수행하여 소오스 영역을 형성하는 단계;를 포함한다.
A method for forming a transistor of a semiconductor device is provided to minimize the influence of an adjacent gate or passing gate by forming a drain region in a deeper portion of a substrate as compared with a source region. A gate formation region of a semiconductor substrate(100) is etched to form a groove(HR). A drain formation region of the semiconductor substrate is recessed. An ion implantation process is performed on the resultant structure to form a drain region. A silicon epitaxial layer(140) is grown on the recessed portion of the substrate so that the recessed portion of the substrate can have the same height as that of the non-recessed portion of the substrate. A gate insulation layer(142) is formed on the resultant structure. A gate conduction layer(144) and a hard mask layer(146) are sequentially formed on the gate insulation layer to fill the groove. The hard mask layer, the gate conduction layer and the gate insulation layer are etched to form a recess gate(150) on the groove. An ion implantation process is performed on the resultant structure to form a source region(160). The process for recessing the drain formation region of the substrate can include the following steps. A nitride layer is formed on the substrate including the groove, selectively exposing the drain formation region. The drain formation region is recessed.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (2)

    Publication numberPublication dateAssigneeTitle
    KR-101035393-B1May 20, 2011주식회사 하이닉스반도체Semiconductor device and method for manufacturing the same
    US-8129239-B2March 06, 2012Hynix Semiconductor Inc.Semiconductor device having an expanded storage node contact and method for fabricating the same