Semiconductor integrated circuit and method for controlling the same

반도체 집적회로 및 그 제어 방법

Abstract

A semiconductor integrated circuit and a method for controlling the same are provided to reduce retention and recovery time of an internal state of the semiconductor integrated circuit while the semiconductor integrated circuit is set to be in a standby state. A semiconductor integrated circuit includes a scan chain(15) and a target circuit(11). The scan chain has a plurality of flip-flops performing a function in a conventional mode. The semiconductor integrated circuit checks the function by using the scan chain in a scan path test mode. The target circuit writes data held by the plurality of flip-flops into a memory in the conventional mode through the scan chain in a retention mode.
반도체 집적회로는 스캔 경로 테스트 모드에서 클럭 신호에 응하여 테스트 데이터를 순차적으로 시프트하기 위해 스테이지의 서브 스캔 체인을 가지는 하나 이상의 스캔 체인 스테이지를 가지는 타겟 회로를 포함하고, 각각의 서브 스캔 체인은 직렬로 접속되는 제 1 플립-플롭을 포함한다. 타겟 회로의 내부 상태를 나타내는 데이터의 복수의 서브 내부 상태 데이터가 보존 모드에서 서브 스캔 체인을 통해서 메모리 내에 복수의 기록 데이터로서 저장되고, 복수의 서브 내부 상태 데이터가 복수의 판독 데이터로서 메모리로부터 판독되며, 복구 모드의 서브 스캔 체인 내에 세팅되도록, 백업 제어회로는 상기 타겟 회로 및 메모리를 제어한다.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (1)

    Publication numberPublication dateAssigneeTitle
    WO-2010104219-A1September 16, 2010주식회사 안철수연구소Data protecting method in memory and apparatus using the same